PATENT APPLICATION

HE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Shuji MAYAMA et al.

Application No.: 10/777,156

Filed: February 13, 2004

Docket No.: 118678

For:

PROTECTION CIRCUIT

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2003-036909 filed February 14, 2003.

In support of this claim, a certified copy of said original foreign application:

is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

s'A. Oliff

Registration No. 2

Joel S. Armstrong Registration No. 36,430

JAO:JSA/mxm

Date: May 12, 2004

OLIFF & BERRIDGE, PLC P.O. Box 19928 Alexandria, Virginia 22320 Telephone: (703) 836-6400

DEPOSIT ACCOUNT USE **AUTHORIZATION** Please grant any extension necessary for entry; Charge any fee due to our Deposit Account No. 15-0461

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 2月14日

出 願 番 号 Application Number:

特願2003-036909

[ST. 10/C]:

[JP2003-036909]

出 願 人
Applicant(s):

株式会社オートネットワーク技術研究所

住友電装株式会社

住友電気工業株式会社

2004年 3月19日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 415002059

【提出日】 平成15年 2月14日

【あて先】 特許庁長官殿

【国際特許分類】 H01H 69/00

【発明者】

【住所又は居所】 愛知県名古屋市南区菊住1丁目7番10号 株式会社オ

ートネットワーク技術研究所内

【発明者】

【住所又は居所】 愛知県名古屋市南区菊住1丁目7番10号 株式会社オ

ートネットワーク技術研究所内

【氏名】 一色 功雄

【特許出願人】

【識別番号】 395011665

【氏名又は名称】 株式会社オートネットワーク技術研究所

【特許出願人】

【識別番号】 000183406

【氏名又は名称】 住友電装株式会社

【特許出願人】

【識別番号】 000002130

【氏名又は名称】 住友電気工業株式会社

【代理人】

【識別番号】 100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9606848

【包括委任状番号】 9005280

【包括委任状番号】 9700876

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 保護回路

【特許請求の範囲】

【請求項1】 インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するNチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、

前記FETのゲートとゲート駆動電圧供給源との間の接続路に介装され、前記ゲートを前記ゲート駆動電圧供給源側に接続する第1の接続状態と、前記ゲートをグランド側に接続する第2の接続状態との間で接続状態を変更する第1の接続変更手段を備える、保護回路。

【請求項2】 請求項1に記載の保護回路において、

前記FETのゲートとソースとの間に介装された第1の抵抗と、

前記ゲートと前記第1の接続変更手段との間、又は前記第1の接続変更手段と グランドとの間に介装された第2の抵抗と、

をさらに備える、保護回路。

【請求項3】 請求項2に記載の保護回路において、

前記第1の抵抗が介装される前記FETのゲートとソースとの間の接続路に介装され、その接続路を導通、遮断する第2の接続変更手段をさらに備える、保護回路。

【請求項4】 インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するNチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、

前記FETのゲートとゲート駆動電圧供給源との間の第1の接続路上の部分とグランドとの間に介装され、その部分とグランドとの間を遮断、導通する第1の接続変更手段を備える、保護回路。

【請求項5】 請求項4に記載の保護回路において、

前記FETのゲートとソースとの間の第2の接続路に介装された第1の抵抗と

前記ゲートから前記第1の接続路及び前記接続変更手段を介してグランドに至る経路上に介装された第2の抵抗と、

をさらに備える、保護回路。

【請求項6】 請求項5に記載の保護回路において、

前記第1の抵抗が介装される前記FETのゲートとソースとの間の前記第2の接続路に介装され、その接続路を導通、遮断する第2の接続変更手段をさらに備える、保護回路。

【請求項7】 インダクタンス性の負荷と、前記負荷への通電状態を制御するPチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、

前記FETのゲートとグランドとの間の接続路に介装され、前記ゲートをグランド側に接続する第1の接続状態と、前記ゲートを前記FETのソース側に接続する第2の接続状態との間で接続状態を変更する接続変更手段と、

前記FETのゲートと前記接続変更手段との間、又は前記接続変更手段と前記 FETのソースとの間に介装された第1の抵抗と、

前記FETのゲートとドレインとの間に介装された第2の抵抗と、 を備える、保護回路。

【請求項8】 インダクタンス性の負荷と、前記負荷への通電状態を制御するPチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、

前記FETのゲートとソースとの間の接続路上の部分とグランドとの間を導通、遮断する接続変更手段と、

前記FETのゲートから前記接続路を介してソースに至る経路上に介装された第1の抵抗と、

前記FETのゲートとドレインとの間に介装された第2の抵抗と、 を備える、保護回路。

【請求項9】 インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するIGBTと、を備え

る回路構造に対して設けられる保護回路であって、

前記IGBTのゲートとゲート駆動電圧供給源との間の接続路に介装され、前記ゲートをゲート駆動電圧供給源側に接続する第1の接続状態と、前記ゲートをグランド側に接続する第2の接続状態との間で接続状態を変更する接続変更手段を備える、保護回路。

【請求項10】 請求項9に記載の保護回路において、

前記IGBTのゲートとエミッタとの間に介装された第1の抵抗と、

前記IGBTのゲートと前記接続変更手段との間、又は前記接続変更手段とグランドとの間に介装された第2の抵抗と、

をさらに備える、保護回路。

【請求項11】 インダクタンス性の負荷と、前記負荷に対して電源電流の 通流方向上流側に設けられ、前記負荷への通電状態を制御するIGBTと、を備 える回路構造に対して設けられる保護回路であって、

前記IGBTのゲートとゲート駆動電圧供給源との間の接続路上の部分とグランドとの間を導通、遮断する接続変更手段を備える、保護回路。

【請求項12】 請求項11に記載の保護回路において、

前記 I G B T のゲートとエミッタとの間に介装された第1の抵抗と、

前記IGBTのゲートから前記接続路及び前記接続変更手段を介してグランド に至る経路上に介装された第2の抵抗と、

をさらに備える、保護回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、インダクタンス性の負荷への電流の通流状態を制御するFET等を保護するための保護回路に関し、特に車載用の各種電源分配部における電源制御に適用される保護回路に関する。

[0002]

【従来の技術】

図6は、従来の保護回路及びその保護回路が適用される回路構造の回路図であ

る。この種の保護回路としては、図6に示すように、インダクタンス性の負荷(例えばモータ)1の電源オフ時に発生するサージ電圧への対策として、NチャンネルMOSトランジスタであるFET3のゲートとドレインとの間にツェナーダイオード5を介装しているとともに、ゲートとそのゲート駆動電圧供給源であるチャージポンプ回路7と間の接続路にスイッチ9を介装し、FET3のゲートとソースとの間に第1の抵抗11を介装し、FET3のゲートとスイッチ9との間に第2の抵抗13を介装している。

[0003]

スイッチ9は、FET3のオン、オフスイッチも兼ねており、負荷1の駆動中 はFET3のゲートとチャージポンプ回路7との間を導通させてFET3をオン させる一方、負荷1の電源オフ時にはゲートとチャージポンプ回路7との間を遮 断してFET3をオフさせるようになっている。このため、負荷1の駆動時には 、チャージポンプ回路7から出力される駆動電圧がスイッチ9及び抵抗13を介 してFET3のゲートに与えられ、こによってFET3がオンし、これによって 負荷1への通電が行われて負荷1が駆動される。そして、負荷1の電源オフ時に は、スイッチ9によりFET3のゲートとチャージポンプ回路7との間が遮断さ れ、これに伴ってゲート電圧がしきい値電圧を下回った時点でFET3がオフさ れる。そして、そのFET3のオフに伴って、FET3のソース電位に、負荷1 のインダクタンス逆起電力による負サージが発生し、その負サージにより抵抗1 1を介してゲート電圧がマイナスに引かれ、FET3のゲート、ドレイン間の電 位差がツェナーダイオード5のしきい値電圧を超えるのに伴ってツェナーダイオ ード5を介してゲート、ドレイン間が導通し、ツェナーダイオード5及び抵抗1 1を介してドレイン側からソース側に電流が流れ、その際に生じるゲート、ソー ス間の電位差がしきい値電圧を超えるのに伴ってFET3がオンする。このFE T3のオン状態は、ゲート、ソース間電圧がしきい値を下回るまで保たれ、これ によって、このFET3がオンしている期間は、FET3を介して供給される電 力で負荷1の逆起電力が吸収される。

[0004]

図7は、図6の回路構造における負荷1の電源オフ時のサージ電流等の様子を

示す図である。図7中のグラフG1は、図6の回路構造において負荷1の電源オフ時に負荷1に流れる電流 I_L (図6参照)の時間変化を示しており、グラフG2は、同じく図G6の回路構造において負荷1の電源オフ時にG7のグラフG8は、図G8にといる。また、図G7のグラフG9は、図G8においてツェナーダイオードG8を取り除いたときの負荷1の電源オフ時のソース電G8においてツェナーダイオードG8を取り除いたときの負荷1の電源オフ時のソース電G9の時間変化を示している。

[0005]

【発明が解決しようとする課題】

しかしながら、上述の従来の保護回路では、ツェナーダイオード5を使用する ため、回路構成が大型化及び高コスト化するという問題がある。また、ツェナー ダイオード5のオン、オフ時に高周波ノイズが発生するという問題もある。

[0006]

そこで、本発明は、回路構成の小型化及び低コスト化を図りつつ、本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図ることができ、しかも高周波ノイズを発生するツェナーダイオードのような素子を使用する必要のない保護回路を提供することを目的とする。

[0007]

【課題を解決するための手段】

前記目的を達成するための技術的手段は、インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するNチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、前記FETのゲートとゲート駆動電圧供給源との間の接続路に介装され、前記ゲートを前記ゲート駆動電圧供給源側に接続する第1の接続状態と、前記ゲートをグランド側に接続する第2の接続状態との間で接続状態を変更する第1の接続変更手段を備える。

[0008]

また、好ましくは、前記FETのゲートとソースとの間に介装された第1の抵抗と、前記ゲートと前記第1の接続変更手段との間、又は前記第1の接続変更手段とグランドとの間に介装された第2の抵抗と、をさらに備えるのがよい。

[0009]

さらに、好ましくは、前記第1の抵抗が介装される前記FETのゲートとソースとの間の接続路に介装され、その接続路を導通、遮断する第2の接続変更手段をさらに備えるのがよい。

[0010]

また、前記目的を達成するための技術的手段は、インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するNチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、前記FETのゲートとゲート駆動電圧供給源との間の第1の接続路上の部分とグランドとの間に介装され、その部分とグランドとの間を遮断、導通する第1の接続変更手段を備える。

$[0\ 0\ 1\ 1]$

さらに、好ましくは、前記FETのゲートとソースとの間の第2の接続路に介装された第1の抵抗と、前記ゲートから前記第1の接続路及び前記接続変更手段を介してグランドに至る経路上に介装された第2の抵抗と、をさらに備えるのがよい。

[0012]

また、好ましくは、前記第1の抵抗が介装される前記FETのゲートとソース との間の前記第2の接続路に介装され、その接続路を導通、遮断する第2の接続 変更手段をさらに備えるのがよい。

[0013]

さらに、前記目的を達成するための技術的手段は、インダクタンス性の負荷と、前記負荷への通電状態を制御するPチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、前記FETのゲートとグランドとの間の接続路に介装され、前記ゲートをグランド側に接続する第1の接続状態と、前記ゲートを前記FETのソース側に接続する第2の接続状態との間で接続状態を変更する接続変更手段と、前記FETのゲートと前記接続変更手段との間、又は前記接続変更手段と前記FETのソースとの間に介装された第1の抵抗と、前記FETのゲートとドレインとの間に介装された第2の抵抗

と、を備えるのがよい。

[0014]

また、前記目的を達成するための技術的手段は、インダクタンス性の負荷と、前記負荷への通電状態を制御するPチャンネルMOSトランジスタであるFETと、を備える回路構造に対して設けられる保護回路であって、前記FETのゲートとソースとの間の接続路上の部分とグランドとの間を導通、遮断する接続変更手段と、前記FETのゲートから前記接続路を介してソースに至る経路上に介装された第1の抵抗と、前記FETのゲートとドレインとの間に介装された第2の抵抗と、を備える。

[0015]

さらに、前記目的を達成するための技術的手段は、インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するIGBTと、を備える回路構造に対して設けられる保護回路であって、前記IGBTのゲートとゲート駆動電圧供給源との間の接続路に介装され、前記ゲートをゲート駆動電圧供給源側に接続する第1の接続状態と、前記ゲートをグランド側に接続する第2の接続状態との間で接続状態を変更する接続変更手段を備える。

[0 0 1 6]

また、好ましくは、前記IGBTのゲートとエミッタとの間に介装された第1の抵抗と、前記IGBTのゲートと前記接続変更手段との間、又は前記接続変更手段とグランドとの間に介装された第2の抵抗と、をさらに備えるのがよい。

$[0\ 0\ 1\ 7]$

さらに、前記目的を達成するための技術的手段は、インダクタンス性の負荷と、前記負荷に対して電源電流の通流方向上流側に設けられ、前記負荷への通電状態を制御するIGBTと、を備える回路構造に対して設けられる保護回路であって、前記IGBTのゲートとゲート駆動電圧供給源との間の接続路上の部分とグランドとの間を導通、遮断する接続変更手段を備える。

[0018]

また、好ましくは、前記 I G B T のゲートとエミッタとの間に介装された第1

の抵抗と、前記IGBTのゲートから前記接続路及び前記接続変更手段を介して グランドに至る経路上に介装された第2の抵抗と、をさらに備えるのがよい。

[0019]

【発明の実施の形態】

<第1実施形態>

図1は、本発明の第1実施形態に係る保護回路及びその保護回路が適用される回路構造の回路図である。本実施形態に係る保護回路20が適用される回路構造は、図1に示すように、インダクタンス性の負荷(例えばモータ)21と、負荷21への通電状態を制御するNチャンネルMOSトランジスタであるFET23と、FET23を駆動するチャージポンプ回路(ゲート駆動電圧供給源)25とを備えている。負荷21とFET23とは、FET23の方が電源電流の通流方向上流側となるように、通電路27に直列に介装されている。通電路27は、電源ライン29とグランドとの間に介装される。通電路27には、FET23と並列になるようにダイオード31が接続されている。ダイオード31は、その順方向が電源ライン29から通電路17に供給される電源電流の通流方向と逆向きになるように接続されている。

[0020]

本実施形態に係る保護回路20は、FET23のゲートとチャージポンプ回路25との間の接続路に介装された第1のスイッチ(第1の接続変更手段)33と、FET23のゲートとソースとの間に介装された第1の抵抗35と、FET23のゲートと第1のスイッチ33との間に介装された第2の抵抗37と、第1の抵抗35が介装されるFET23のゲートとソースとの間の接続路41に介装された第2のスイッチ(第2の接続変更手段)39とを備えている。第1及び第2のスイッチ33、39は、入力される制御信号に応じて回路の切替動作を行う。第2の抵抗37は、FET23のゲートと第1のスイッチ33との間でなく、第1のスイッチ33とグランドとの間に介装するようにしてもよい。

[0021]

第1のスイッチ33には、第1のスイッチ33側からみてチャージポンプ回路 25にいたる接続路とグランドにいたる接続路とが接続されており、その両接続 路が第1のスイッチ33によって択一的に切り替えられてFET23のゲートに接続されるようになっている。

[0022]

・第1のスイッチ33は、FET23のオン、オフスイッチも兼ねており、FET23をオンさせて負荷21を駆動させるべき際にはFET23のゲートをチャージポンプ回路25側に接続する(第1の接続状態)一方、FET23をオフさせて負荷21を電源オフさせるべき際にはFET23のゲートをグランド側に接続する(第2の接続状態)ようになっている。

[0023]

第2のスイッチ39は、チャージポンプ回路25から出力されるゲート駆動信号が第1のスイッチ33及び抵抗35,37を介して負荷21側に漏れるのを防止するためのものであり、第1のスイッチ33がチャージポンプ回路25側に切り替えられている際には、第1の抵抗35が介装されたFET23のゲート、ソース間の接続路41を遮断する一方、第1のスイッチ33がグランド側に切り替えられている際には接続路41を導通するようになっている。

[0024]

次に、図1の回路構造の動作を説明する。負荷21の駆動時は、第1のスイッチ33がチャージポンプ回路25側に切り替えられて、チャージポンプ回路15から出力されるゲート駆動信号が、第1のスイッチ33及び第2の抵抗37を介してFET23のゲートに与えられてFET23がオンし、これによって、電源ライン29からの電源電流がFET23を介して負荷21に流れ、負荷21が駆動される。このとき、第2のスイッチ39は接続路41を遮断している。

[0025]

負荷21の電源オフ時には、第1のスイッチ33がチャージポンプ回路25側からグランド側に切り替えられるとともに、第2のスイッチ39によって接続路41が導通され、FET23のゲート、ソース間電圧がしきい値電圧を下回り、FET23がオフされ、負荷21への通電が停止される。そして、そのFET23のオフに伴って、負荷21のインダクタンス逆起電力による負サージが発生し、これによって、FET23のソース電圧がマイナスに引かれ、経路P1で示す

ように、第1のスイッチ33、第2の抵抗37、第2のスイッチ39及び第1の抵抗35を介してグランド側から負荷21側に電流が流れる。このとき、FET23のゲート、ソース間には、ソース電圧のレベル、及び、第1及び第2の抵抗35,37の抵抗値の比率に応じた分圧の電位差が生じ、そのゲート、ソース間電圧がしきい値電圧を超えた時点で、FET23がオンする。このFET23のオン状態は、ゲート、ソース間電圧がしきい値を下回るまで保たれ、これによって、このFET23がオンしている期間は、FET23を介して電源ライン29より負荷21に供給される電力で負荷21の逆起電力が吸収される。また、このFET23のオン状態は、負荷21による負サージが収束し、ゲート、ソース間電圧がしきい値を下回るのに伴って終了する。

. [0026]

図 2 は、図 1 の回路構造における負荷 2 1 の電源オフ時のサージ電流等の様子を示す図である。図 2 中のグラフ G 4 は、図 1 の回路構造において負荷 2 1 の電源オフ時に負荷 2 1 に流れる電流 I_L (図 1 参照)の時間変化を示しており、グラフ G 5 は、同じく図 1 の回路構造において負荷 2 1 の電源オフ時にF E T 2 3 のソース電圧 V_S (図 1 参照)の時間変化を示している。グラフ G 4 ,G 5 の状態より、本実施形態に係る保護回路 2 0 によっても前述の図 6 の保護回路とほぼ同等のサージ抑制効果が得られることが分かる。

[0027]

ここで、本実施形態に係る保護回路 2 0 では、第 1 の抵抗 3 5 及び第 2 の抵抗 3 7 の抵抗値の比率を調節することにより、負サージ発生時に第 1 及び第 2 の抵抗 3 5 、3 7 を介してグランド側から負荷 2 1 側に電流が流れた際に生じるFET 2 3 のゲート、ソース間電圧を調節することができるようになっている。これによって、負サージ発生時にFET 2 3 のソース電圧がどれくらいマイナスに引かれた時点でFET 2 3 をオンさせるかを容易に調節することができるとともに、負サージ発生時にFET 2 3 をオンさせる際に十分なレベルのゲート、ソース間電圧を確保することができ(例えば、これによってFET 2 3 を完全にオンさせることができ)、その結果、負サージの吸収に要する時間T(図 2 参照)を短縮することができるようになっている。

[0028]

図3は、図1の回路構造に含まれる保護回路20をより具体化した回路を示す図である。この図3の具体例では、図3に示すように、第1及び第2のスイッチ33,39としてNチャンネルMOSFETが用いられている。また、この具体例では、第1のスイッチ(FET)33は、FET23のゲートとチャージポンプ回路25との間の接続路上における第2の抵抗37とチャージポンプ回路25との間の部分43と、グランドとの間に介装されており、入力されるオン、オフ信号に応じて部分43とグランドとの間を導通、遮断する。第2のスイッチ(FET)39も同様に入力されるオン、オフ信号に応じて接続路41を導通、遮断する。ここで、この具体例では、第1及び第2のスイッチ33,39及びチャージポンプ回路25をオン、オフするための信号は、共通のオン、オフ信号が用いられている。なお、この具体例では、FET23のゲートとチャージポンプ回路25との間の接続路上における前記部分43(第1のスイッチ33が接続される部分)とチャージポンプ25との間には、第3の抵抗45に介装されている。

[0029]

以上のように、本実施形態によれば、第1及び第2のスイッチ33,39、及び第1及び第2の抵抗35,37を用いた簡単な回路構成で保護回路20を構成することができる。その結果、回路構成の小型化及び低コスト化を図りつつ、本実施形態が適用される回路構造における負荷21の電源オフ時のサージ電圧対策を図ることができ、しかも高周波ノイズを発生するツェナーダイオードのような素子を使用する必要がない。

[0030]

また、上述のように、第1の抵抗35及び第2の抵抗37の抵抗値の比率を調節することにより、負サージの吸収に要する時間Tの短縮等の効果が得られる。

[0031]

さらに、第1のスイッチ33がチャージポンプ回路25側に切り替えられて負荷21が駆動される際には、第2のスイッチ39により第1の抵抗35が介装されたFET23のゲート、ソース間の接続路41が遮断されるため、チャージポンプ回路25から出力されるゲート駆動信号が接続路41を介して負荷21側に

漏れるのを防止することができる。

[0032]

<第2実施形態>

図4は、本発明の第2実施形態に係る保護回路及びその保護回路が適用される回路構造の回路図である。本実施形態に係る保護回路50が適用される回路構造は、図4に示すように、インダクタンス性の負荷(例えばモータ)51と、負荷51への通電状態を制御するPチャンネルMOSトランジスタであるFET53とを備えている。本実施形態では、負荷51とFET53とは、FET53の方が電源電流の通流方向上流側となるように、通電路55に直列に介装されているが、負荷51の方が電流通流方向上流側となるように配設してもよい。通電路55は、電源ライン57とグランドとの間に介装される。

[0033]

本実施形態に係る保護回路50は、FET53のゲートとグランドとの間の接続路に介装されたスイッチ(接続変更手段)59と、FET53のゲートとスイッチ59との間に介装された第1の抵抗61と、FET53のゲートとドレインとの間に介装された第2の抵抗63とを備えている。スイッチ59は、入力される制御信号に応じて回路の切替動作を行う。第1の抵抗61は、FET53のゲートとスイッチ59との間でなく、スイッチ59とFET53のソースとの間に介装するようにしてもよい。

[0034]

スイッチ59には、スイッチ59側からみてグランドにいたる接続路とFET53のソースにいたる接続路とが接続されており、その両接続路がスイッチ59によって択一的に切り替えられてFET53のゲートに接続されるようになっている。

[0035]

スイッチ59は、FET53のオン、オフスイッチも兼ねており、FET53をオンさせて負荷51を駆動させるべき際にはFET53のゲートをグランド側に接続する(第1の接続状態)一方、FET53をオフさせて負荷51を電源オフさせるべき際にはFET53のゲートをFET53のソース側に接続する(第

2の接続状態)ようになっている。

[0036]

次に、図4の回路構造の動作を説明する。負荷51の駆動時は、スイッチ59がグランド側に切り替えられて、FET53のゲートが第1の抵抗61及びスイッチ59を介してグランドに接続され、これによってFET53のゲート、ソース間電圧がしきい値電圧を超えてFET53がオンし、電源ライン57からの電源電流がFET53を介して負荷51に流れ、負荷51が駆動される。

[0037]

負荷51の電源オフ時には、スイッチ59がグランド側からFET53のソース側に切り替えられ、FET53のゲート、ソース間電圧がしきい値電圧を下回り(一旦実質的にゼロになり)、FET53がオフされ、負荷51への通電が停止される。そして、そのFET53のオフに伴って、負荷51のインダクタンス逆起電力による負サージが発生し、これによって、FET53のゲート電圧がマイナスに引かれ、経路P2で示すように、スイッチ59、第1の抵抗61、第2の抵抗63を介してFET53のソース側から負荷51側に電流が流れる。このとき、FET53のゲート、ソース間には、ソース、ドレイン間の電位差レベル、及び、第1及び第2の抵抗61,63の抵抗値の比率に応じた分圧の電位差が生じ、そのゲート、ソース間電圧がしきい値電圧を超えた時点で、FET53がオンする。このFET53のオン状態は、ゲート、ソース間電圧がしきい値を下回るまで保たれ、これによって、このFET53がオンしている期間は、FET53を介して電源ライン57より負荷51に供給される電力で負荷51の逆起電力が吸収される。また、このFET53のオン状態は、負荷51による負サージが収束し、ゲート、ソース間電圧がしきい値を下回るのに伴って終了する。

[0038]

ここで、本実施形態に係る保護回路50では、第1の抵抗61及び第2の抵抗63の抵抗値の比率を調節することにより、負サージ発生時に第1及び第2の抵抗61,63を介してFET53のソース側から負荷21側に電流が流れた際に生じるFET53のゲート、ソース間電圧を調節することができるようになっている。これによって、負サージ発生時にFET53のドレイン電圧がどれくらい

マイナスに引かれた時点でFET53をオンさせるかを容易に調節することができるとともに、負サージ発生時にFET53をオンさせる際に十分なレベルのゲート、ソース間電圧を確保することができ(例えば、これによってFET53を完全にオンさせることができ)、その結果、負サージの吸収に要する時間を短縮することができるようになっている。

[0039]

以上のように、実施形態によれば、スイッチ59、及び第1及び第2の抵抗6 1,63を用いた簡単な回路構成で保護回路50を構成することができる。その 結果、回路構成の小型化及び低コスト化を図りつつ、本実施形態が適用される回 路構造における負荷61の電源オフ時のサージ電圧対策を図ることができ、しか も高周波ノイズを発生するツェナーダイオードのような素子を使用する必要がな い。

[0040]

また、上述のように、第1の抵抗61及び第2の抵抗62の抵抗値の比率を調 節することにより、負サージの吸収に要する時間の短縮等の効果が得られる。

[0041]

なお、回路構成の具体例として、スイッチ59として図3のFET33を用いた回路構成を採用してもよい。

$[0\ 0\ 4\ 2]$

<第3実施形態>

図5は、本発明の第3実施形態に係る保護回路及びその保護回路が適用される回路構造の回路図である。本実施形態に係る保護回路70が適用される回路構造は、図5に示すように、インダクタンス性の負荷(例えばモータ)71と、負荷71への通電状態を制御するIGBT73と、IGBT73を駆動するためのゲート駆動電圧を供給するゲート駆動電圧供給源(例えば、駆動回路)75とを備えている。負荷71とIGBT73とは、IGBT73の方が電源電流の通流方向上流側となるように、通電路77に直列に介装されている。通電路77は、電源ライン79とグランドとの間に介装される。

[0043]

本実施形態に係る保護回路 7 0 は、 I G B T 7 3 のゲートとゲート駆動電圧供給源 7 5 との間の接続路に介装されたスイッチ(接続変更手段) 8 1 と、 I G B T 7 3 のゲートとエミッタとの間に介装された第1 の抵抗 8 3 と、 I G B T 7 3 のゲートとスイッチ 8 1 との間に介装された第2 の抵抗 8 5 とを備えている。スイッチ 8 1 は、入力される制御信号に応じて回路の切替動作を行う。第2 の抵抗 8 5 は、 I G B T 7 3 のゲートとスイッチ 8 1 との間でなく、スイッチ 8 1 とグランドとの間に介装するようにしてもよい。

[0044]

スイッチ81には、スイッチ81側からみてゲート駆動電圧供給源75にいたる接続路とグランドにいたる接続路とが接続されており、その両接続路がスイッチ81によって択一的に切り替えられてIGBT73のゲートに接続されるようになっている。

[0045]

スイッチ81は、IGBT73のオン、オフスイッチも兼ねており、IGBT73をオンさせて負荷71を駆動させるべき際にはIGBT73のゲートをゲート駆動電圧供給源75側に接続する(第1の接続状態)一方、IGBT73をオフさせて負荷71を電源オフさせるべき際にはIGBT73のゲートをグランド側に接続する(第2の接続状態)ようになっている。

[0046]

次に、図5の回路構造の動作を説明する。負荷71の駆動時は、スイッチ81がゲート駆動電圧供給源75側に切り替えられて、ゲート駆動電圧供給源75から出力されるゲート駆動電圧がスイッチ81及び第2の抵抗85を介してIGBT73のゲートに与えられ、これによってIGBT73のゲート、エミッタ間電圧がしきい値電圧を超えてIGBT73がオンし、電源ライン79からの電源電流がIGBT73を介して負荷71に流れ、負荷71が駆動される。

[0047]

負荷71の電源オフ時には、スイッチ81がゲート駆動電圧供給源75側から グランド側に切り替えられ、IGBT73のゲートが第2の抵抗85及びスイッ チ81を介してグランドに接続され、IGBT73のゲート、エミッタ間電圧が しきい値電圧を下回り、IGBT73がオフされ、負荷71への通電が停止される。そして、そのIGBT73のオフに伴って、負荷71のインダクタンス逆起電力による負サージが発生し、これによって、IGBT73のエミッタ電圧がマイナスに引かれ、経路P3で示すように、スイッチ81、及び第1及び第2の抵抗83,85を介してグランド側から負荷71側に電流が流れる。このとき、IGBT73のゲート、エミッタ間には、エミッタ電位のレベル、及び、第1及び第2の抵抗83,85の抵抗値の比率に応じた分圧の電位差が生じ、そのゲート、エミッタ間電圧がしきい値電圧を超えた時点で、IGBT73がオンする。このIGBT73のオン状態は、ゲート、エミッタ間電圧がしきい値を下回るまで保たれ、これによって、このIGBT73がオンしている期間は、IGBT73を介して電源ライン79より負荷71に供給される電力で負荷71の逆起電力が吸収される。また、このIGBT73のオン状態は、負荷71による負サージが収束し、ゲート、エミッタ間電圧がしきい値を下回るのに伴って終了する。

[0048]

ここで、本実施形態に係る保護回路70では、第1の抵抗83及び第2の抵抗85の抵抗値の比率を調節することにより、負サージ発生時に第1及び第2の抵抗83,85を介してグランド側から負荷71側に電流が流れた際に生じるIGBT73のゲート、エミッタ間電圧を調節することができるようになっている。これによって、負サージ発生時にIGBT73のエミッタ電圧がどれくらいマイナスに引かれた時点でIGBT73をオンさせるかを容易に調節することができるとともに、負サージ発生時にIGBT73をオンさせる際に十分なレベルのゲート、エミッタ間電圧を確保することができ(例えば、これによってIGBT73を完全にオンさせることができ)、その結果、負サージの吸収に要する時間を短縮することができるようになっている。

[0049]

以上のように、実施形態によれば、スイッチ81、及び第1及び第2の抵抗83,85を用いた簡単な回路構成で保護回路70を構成することができる。その結果、回路構成の小型化及び低コスト化を図りつつ、本実施形態が適用される回路構造における負荷71の電源オフ時のサージ電圧対策を図ることができ、しか

も高周波ノイズを発生するツェナーダイオードのような素子を使用する必要がない。

[0050]

また、上述のように、第1の抵抗83及び第2の抵抗85の抵抗値の比率を調節することにより、負サージの吸収に要する時間の短縮等の効果が得られる。

[0051]

なお、回路構成の具体例として、スイッチ81として図3のFET33を用いた回路構成を採用してもよい。

[0052]

【発明の効果】

請求項1に記載の発明によれば、負荷の電源オフ時に、第1の接続変更手段の接続状態をFETのゲートをゲート駆動電圧供給源側に接続する第1の接続状態から、ゲートをグランド側に接続する第2の接続状態に変更することにより、負荷の電源オフによる負サージ発生に伴ってFETのゲート、ソース間電圧がしきい値を超えてFETがオフからオンに切り替わり、FETを介して負荷に流れる電流により負サージを吸収することができるため、簡単な回路構成で保護回路を構成することができる。その結果、回路構成の小型化及び低コスト化を図りつつ、本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図ることができ、しかも高周波ノイズを発生するツェナーダイオードのような素子を使用する必要がない。

[0053]

請求項2に記載の発明によれば、第1の抵抗及び第2の抵抗の抵抗値の比率を調節することにより負サージ発生時に第1及び第2の抵抗を介してグランド側からFETのソース側に電流が流れた際に生じるFETのゲート、ソース間電圧を調節することができる。これによって、負サージ発生時にFETのソース電圧がどれくらいマイナスに引かれた時点でFETをオンさせるかを容易に調節することができるとともに、負サージ発生時にFETをオンさせる際に十分なレベルのゲート、ソース間電圧を確保することができ(例えば、これによってFETを完全にオンさせることができ)、その結果、負サージの吸収に要する時間を短縮す

ることができる。

[0054]

請求項3に記載の発明によれば、第1の接続変更手段の接続状態がFETのゲートをゲート駆動電圧供給源側に接続する第1の接続状態にされてFETがオンされ、負荷が駆動中である場合には、第2のスイッチによりFETのゲート、ソース間の接続路を遮断して、ゲート駆動電圧供給源から出力されるゲート駆動信号が第1の抵抗を介して負荷側に漏れるのを防止することができる。

[0055]

請求項4ないし6に記載の発明は、請求項1ないし3に記載の発明と実質的に同様な構成であるため、請求項1ないし3に記載の発明と同様な効果が得られる

[0056]

請求項7に記載の発明によれば、負荷の電源オフ時に、接続変更手段の接続状態をFETのゲートをグランド側に接続する第1の接続状態から、ゲートをソース側に接続する第2の接続状態に変更することにより、接続変更手段、第1の抵抗及び第2の抵抗を介してFETのソース側からドレイン側に電流が流れることにより生じるFETのゲート、ソース間電圧が、負荷の電源オフによるサージ発生に伴ってそのしきい値電圧を超えてFETがオフからオンに切り替わり、それに伴って負荷に流れる電流によりサージを吸収することができるため、簡単な回路構成で保護回路を構成することができる。その結果、回路構成の小型化及び低コスト化を図りつつ、本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図ることができ、しかも高周波ノイズを発生するツェナーダイオードのような素子を使用する必要がない。

[0057]

また、第1の抵抗及び第2の抵抗の抵抗値の比率を調節することによりサージ 発生時に接続変更手段、第1の抵抗及び第2の抵抗を介してFETのソース側か らドレイン側に電流が流れた際に生じるFETのゲート、ソース間電圧を調節す ることができる。これによって、どのくらいの大きさのサージが発生した際にF ETをオンさせるかを容易に調節することができるとともに、サージ発生時にF ETをオンさせる際に十分なレベルのゲート、ソース間電圧を確保することができ (例えば、これによってFETを完全にオンさせることができ)、その結果、サージの吸収に要する時間を短縮することができる。

[0058]

請求項8に記載の発明は、請求項7に記載の発明と実質的に同様な構成である ため、請求項7に記載の発明と同様な効果が得られる。

[0059]

請求項9に記載の発明によれば、負荷の電源オフ時に、接続変更手段の接続状態をIGBTのゲートをゲート駆動電圧供給源側に接続する第1の接続状態から、ゲートをグランド側に接続する第2の接続状態に変更することにより、負荷の電源オフによる負サージ発生に伴ってIGBTのゲート、エミッタ間電圧がしきい値を超えてIGBTがオフからオンに切り替わり、IGBTを介して負荷に流れる電流により負サージを吸収することができるため、簡単な回路構成で保護回路を構成することができる。その結果、回路構成の小型化及び低コスト化を図りつつ、本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図ることができ、しかも高周波ノイズを発生するツェナーダイオードのような素子を使用する必要がない。

[0060]

請求項10に記載の発明によれば、第1の抵抗及び第2の抵抗の抵抗値の比率を調節することにより負サージ発生時に第1及び第2の抵抗を介してグランド側からIGBTのエミッタ側に電流が流れた際に生じるIGBTのゲート、エミッタ間電圧を調節することができる。これによって、負サージ発生時にIGBTのエミッタ電圧がどれくらいマイナスに引かれた時点でIGBTをオンさせるかを容易に調節することができるとともに、負サージ発生時にIGBTをオンさせる際に十分なレベルのゲート、エミッタ間電圧を確保することができ(例えば、これによってIGBTを完全にオンさせることができ)、その結果、負サージの吸収に要する時間を短縮することができる。

$[0\ 0\ 6\ 1]$

請求項11及び12に記載の発明は、請求項9及び10に記載の発明と実質的

に同様な構成であるため、請求項9及び10に記載の発明と同様な効果が得られる。

【図面の簡単な説明】

【図1】

本発明の第1実施形態に係る保護回路及びその保護回路が適用される回路構造の回路図である。

【図2】

図1の回路構造における負荷の電源オフ時のサージ電流等の様子を示す図である。

【図3】

図1の回路構造に含まれる保護回路をより具体化した回路を示す図である。

【図4】

本発明の第2実施形態に係る保護回路及びその保護回路が適用される回路構造の回路図である。

【図5】

本発明の第3実施形態に係る保護回路及びその保護回路が適用される回路構造 の回路図である。

【図6】

従来の保護回路及びその保護回路が適用される回路構造の回路図である。

【図7】

図6の回路構造における負荷の電源オフ時のサージ電流等の様子を示す図である。

【符号の説明】


- 2 1 負荷
- 23 FET
- 25 チャージポンプ回路
- 33 第1のスイッチ
- 35 第1の抵抗
- 37 第2の抵抗

- 39 第2のスイッチ
- 5 1 負荷
- 5 3 F E T
- 59 スイッチ
- 61 第1の抵抗
- 63 第2の抵抗
- 71 負荷
- 7 3 I G B T
- 81 スイッチ
- 83 第1の抵抗
- 85 第2の抵抗


【書類名】

図面


【図1】




[図2]




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 回路構成の小型化及び低コスト化を図りつつ、本発明が適用される回路構造における負荷の電源オフ時のサージ電圧対策を図ることができ、しかもツェナーダイオードの使用の必要がない保護回路を提供する。

【解決手段】 この保護回路20は、FET23のゲートとチャージポンプ回路25との間に介装された第1のスイッチ33と、ゲートとソースとの間に介装された第1の抵抗35と、ゲートと第1のスイッチ33との間に介装された第2の抵抗37と、ゲートとソースとの間の接続路41に介装された第2のスイッチ39とを備えている。第1のスイッチ33は、負荷21を駆動させるべき際にはFET23のゲートをチャージポンプ回路25側に接続する一方、負荷21を電源オフさせるべき際にはFET23のゲートをグランド側に接続する。第2のスイッチ39は、第1のスイッチ33に連動して動作する。

【選択図】 図1

出願人履歴情報

識別番号

[3 9 5 0 1 1 6 6 5]

1. 変更年月日

2000年11月 1日

[変更理由]

名称変更

住 所 名

愛知県名古屋市南区菊住1丁目7番10号 株式会社オートネットワーク技術研究所

2. 変更年月日

2004年 1月 5日

[変更理由]

住所変更

住 所

三重県四日市市西末広町1番14号

氏 名

株式会社オートネットワーク技術研究所

特願2003-036909

出願人履歴情報

識別番号

[000183406]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

三重県四日市市西末広町1番14号

住友電装株式会社 氏 名

特願2003-036909

出願人履歴情報

識別番号

[000002130]

1. 変更年月日 [変更理由] 住 所

氏 名

1990年 8月29日

新規登録

大阪府大阪市中央区北浜四丁目5番33号

住友電気工業株式会社